PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043413

(43) Date of publication of application: 08.02.2002

(51)Int.Cl.

H01L 21/76 H01L 21/3065

(21)Application number: 2000-223450

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

25.07.2000

(72)Inventor: YAHASHI KATSUNORI


SHIMONISHI SATOSHI HONJO MASUSHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a highly reliable semiconductor device in which breakdown strength of an element isolation area or a well isolation area is maintained and which can satisfy accuracy in embedding an insulating substance in a trench constituting such areas, and to provide a method for manufacturing the semiconductor device.

SOLUTION: The shape of the trench in the element isolation area in a well or in the well isolation area between wells is devised to form a taper trench close to the surface of a semiconductor substrate and a lower trench connected to the taper trench whose bottom width is more than that of the taper trench.



LEGAL STATUS

[Date of request for examination]

13.04.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than abandonment

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

17.01.2005

[Patent number]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43413 (P2002-43413A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/76 21/3065 H01L 21/76

L 5F004

21/302

J 5F032

審査請求 未請求 請求項の数16 OL (全 13 頁)

(21)出願番号

(22)出願日

特願2000-223450(P2000-223450)

平成12年7月25日(2000.7.25)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 矢橋 勝典

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 下西 聡

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100083161

弁理士 外川 英明


最終頁に続く

(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(57)【要約】

【課題】半導体装置の素子分離領域またはウエル分離領域の耐圧性の維持、またそれらを構成するトレンチ内への絶縁性物質の埋め込み精度を満足させる信頼性の高い半導体装置及びその半導体装置の製造方法を提供する。

【解決手段】本発明では、ウエル内の素子分離領域またはウエル間のウエル分離領域のトレンチの形状を工夫し、半導体基板表面に近い位置には順テーパー状のトレンチを、それに接続する下方のトレンチは底面部の幅が順テーパー状のトレンチの底面幅以上になるような形状に形成する。



【特許請求の範囲】

【請求項1】半導体基板上にマスクパターンを形成する 工程と、

前記マスクパターンを用いて前記半導体基板をエッチン グし、前記半導体基板に、第1の深さに達しかつ第1の 底面幅を有する順テーパー状の第1のトレンチを形成す る工程と、

前記順テーパー状の第1のトレンチが形成された前記半 導体基板をエッチングし、前記半導体基板の前記第1の 深さから第2の深さに達し、前記第1の底面幅以上の大 10 きさの第2の底面幅を有する第2のトレンチを形成する 工程と、

前記順テーパー状の第1のトレンチ及び前記第2のトレ ンチの内部に絶縁性物質を埋め込み、絶縁分離領域を形 成する工程とを有することを特徴とする半導体装置の製 造方法。

【請求項2】前記絶縁性物質は、シリコン酸化膜である ことを特徴とする請求項1記載の半導体装置の製造方 法。

【請求項3】前記シリコン酸化膜は、TEOS膜、高密 度プラズマ膜または有機シリコン酸化膜であることを特 徴とする請求項2記載の半導体装置の製造方法。

【請求項4】半導体基板上にマスクパターンを形成する

前記マスクパターンを用いて前記半導体基板を異方性エ ッチングし、前記半導体基板に、第1の深さに達しかつ 第1の底面幅を有する順テーパー状の第1のトレンチを 形成する工程と、

前記順テーパー状の第1のトレンチが形成された前記半 導体基板を等方性エッチングし、前記半導体基板の前記 30 第1の深さから第2の深さに達し、前記第1の底面幅以 上の大きさの第2の底面幅を有する第2のトレンチを形 成する工程と、

前記順テーパー状の第1のトレンチ及び前記第2のトレ ンチの内部に絶縁性物質を埋め込み、絶縁分離領域を形 成する工程とを有することを特徴とする半導体装置の製 造方法。

【請求項5】前記異方性エッチング及び前記等方性エッ チングは、塩素及び酸素を含むガスを用いて行われるこ とを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】前記異方性エッチングは塩素、酸素及び窒 素を含むガスを、前記等方性エッチングは塩素及び酸素 を用いて行われることを特徴とする請求項4記載の半導 体装置の製造方法。

【請求項7】前記異方性エッチング及び前記等方性エッ チングはフッ素及び酸素を含むガスを用いて行われるこ とを特徴とする請求項4記載の半導体装置の製造方法。

【請求項8】前記異方性エッチングは、前記順テーパー 状の第1のトレンチの側壁上に反応生成物を堆積させな がら行われることを特徴とする請求項4乃至7のいずれ 50 か一つに記載の半導体装置の製造方法。

【請求項9】前記絶縁性物質は、シリコン酸化膜である ことを特徴とする請求項4記載の半導体装置の製造方

【請求項10】前記シリコン酸化膜は、TEOS膜、高 密度プラズマ膜または有機シリコン酸化膜であることを 特徴とする請求項9記載の半導体装置の製造方法。

【請求項11】半導体基板上にマスクパターンを形成す る工程と、

前記マスクパターンを用いて前記半導体基板をエッチン グし、第1の深さに達しかつ第1の底面幅を有する順テ ーパー状の第1のトレンチを前記半導体基板に複数形成 する工程と、

前記順テーパー状の第1のトレンチが形成された前記半 導体基板をエッチングし、前記第1の深さから第2の深 さに達し、前記第1の底面幅以上の大きさの第2の底面 幅を有する第2のトレンチを複数形成する工程と、

前記順テーパー状の第1のトレンチ及び前記第2のトレ ンチの内部に絶縁性物質を埋め込み、複数の絶縁分離領 域を形成する工程と、

前記複数の絶縁分離領域の一部を含む領域上に第1のマ スクを形成し、この第1のマスクを用いて前記半導体基 板の前記第1の領域に一導電型の不純物領域を形成する

前記一導電型の不純物領域上に第2のマスクを形成し、 この第2のマスクを用いて前記複数の絶縁分離領域のう ち別の一部を含む第2の領域に逆導電型の不純物領域を 形成する工程とを有することを特徴とする半導体装置の 製造方法。

【請求項12】前記絶縁分離領域は、複数の半導体素子 間、または前記一導電型及び逆導電型の不純物領域間を 絶縁分離することを特徴とする請求項11記載の半導体 装置の製造方法。

【請求項13】半導体基板と、

この半導体基板内に形成された絶縁分離領域とを有し、 この絶縁分離領域は、前記半導体基板内に形成され、第 1の深さに達しかつ第1の底面幅を有する順テーパー状 の第1のトレンチと、前記第1の深さから第2の深さに 形成され、前記第1の底面の幅以上の大きさの第2の底 面幅を有し、前記順テーパー状の第1のトレンチに接続 する第2のトレンチと、

前記順テーパー状の第1のトレンチ及び前記第2のトレ ンチの内部に埋め込まれた絶縁性物質とを有することを 特徴とする半導体装置。

【請求項14】前記絶縁分離領域は、複数の半導体素子 間または前記一導電型及び逆導電型の不純物領域間を絶 縁分離することを特徴とする請求項13記載の半導体装

【請求項15】前記絶縁性物質は、シリコン酸化膜であ ることを特徴とする請求項13記載の半導体装置。

【請求項16】前記シリコン酸化膜は、TEOS膜、高密度プラズマ膜または有機シリコン酸化膜であることを特徴とする請求項15記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、埋め込み型絶縁分離技術を用いた半導体装置及び半導体装置の製造方法に関する.

[0002]

【従来の技術】従来、半導体装置の素子分離を行う工程 10 には、素子領域周辺に厚い酸化膜を形成して他の素子領域から絶縁するLOCOS法が用いられてきた。近年、半導体装置の微細化の進展とともに、素子分離には、絶縁分離溝(溝を以下トレンチとする)を用いたShallow Trench Isolation (以下STIとする)法が採用されてきている。このSTI法は、半導体基板に形成されたトレンチ内に絶縁性の物質を埋め込み、隣接する素子領域間を絶縁する絶縁分離技術である。通常のSTI部分のアスペクト比(トレンチの深さ/トレンチの幅)は、通常10以下とされる。以下、このSTI法による素子 20分離トレンチの形成方法に関して、従来の技術を図6(a)~(e)を用いて具体的に説明する。

【0003】尚、この図6(a)~(e) は、素子分離トレンチの長さ方向に垂直な方向の断面図を表すものである。

【0004】まず、シリコン基板105上にシリコン酸化膜205、シリコン窒化膜305及びシリコン酸化膜405を順次積層形成させ、その後、フォトリソグラフィー技術、ドライエッチング技術を用いて積層のパターンを図6(a)に示すように形成する。

【0005】次に、この積層のパターンの一部である酸化膜 405 をマスクとして、反応性イオンエッチング (RIE) 法を用いながら図6 (b) に示すようにシリコン基板 105 に素子分離トレンチ 507 を形成する。素子分離トレンチ 507 内には、その側壁面に沿って堆積物 605 が付着している。ここで使用されるエッチングガスは、例えば、各々(1) HBr、C12、O2、

(2) HBr、NF₃または (3) C1₂, O₂, N₂ 等からなる混合ガスである。この堆積物605は、シリコン基板105をエッチングして素子分離トレンチ507を形成する際に、基板を構成するシリコンとエッチングガスの一部とが反応して生成された反応生成物である。

【0006】次に、シリコン酸化膜405と素子分離トレンチ507内に付着する堆積物605をウエットエッチングで除去する。そして、露出したトレンチ側壁面に熱酸化法で薄い酸化膜を形成し、この酸化膜を介して、図6(c)に示すようにシリコン酸化膜705を素子分離トレンチ507内全体に埋め込む。ここでは、シリコン酸化膜705として、TEOS(Tetraethoxysilan e)膜、高密度プラズマ膜(High-Density-Plasma膜、

以下HDP膜とする)等の埋め込み性の高い膜を使用している。

【0007】次に、シリコン窒化膜305をストッパー層として、化学的・機械的研磨法(Chemical Mechanical Polishing法、以下CMP法とする)を用いてシリコン酸化膜705を除去する。その後、図6(d)に示すように、ウエットエッチング法によってシリコン酸化膜705をシリコン基板105の表面と同じ位置まで除去する。

【0008】次に、図6(e)に示すように、所定のエッチング溶液を用いたウエットエッチング法でシリコン酸化膜205、シリコン窒化膜305を除去し、シリコン基板105の表面の平坦化を行う。

【0009】以上のような工程を用いて、半導体基板に STI法による素子分離トレンチを形成することができ る。尚、ソース、ドレイン及びゲート電極等からなる半 導体素子は、このSTI法による素子分離トレンチによ って囲まれた領域内に形成される。

【0010】近年は、半導体素子が微細化するに伴い、 半導体素子の素子分離耐圧やウエル分離耐圧を高める必 要が生じてきている。そのために、通常、埋め込み型の STI法は、ウエル内において隣接する素子領域を電気 的に分離するウエル内素子分離領域と、導電性が異なり かつ隣接する複数のウエルを電気的に分離するウエル分 離領域等に使用される。ウエル内の素子分離またはウエ ル間の分離では、電流に対する耐圧性を向上させるため に、そのトレンチの側壁のテーパー角を90度に近づけ ている。トレンチをこのような形状にすると、このトレ ンチの下方での電流の回り込み、及びそれによって生じ る他のウエル領域への導通を阻止することが可能とな り、所定電圧を加えた時に半導体装置を安定して動作さ せることができるからである。

【0011】具体的には、素子分離領域及びウエル分離領域の電流に対する耐圧性を計る上で、一つの数値的な指標としてトレンチの分離距離(= a + b + c、a、c:トレンチの側壁面の長さ、b:トレンチの底面幅、これらを図7に例示)の値が用いられ、この値を大きくすることが即ち電流に対する耐圧性を高めることに繋がるとされる。なぜなら、設計段階で決定された各トレンチの開口幅Aと深さBの値に基づいて、所定の条件でエッチングを行うと、側壁面の長さa、cが自ずと決まるが、底面幅bの値を大きくするとトレンチのテーパー角を90度に近づけることになるからである。

【0012】尚、一般的に、テーパー角の値は180度一(トレンチ部の底面幅bと側壁長a、cの一方とがなす角)とし、その値が90度より小さい場合は順テーパー角、90度より大きい場合は逆テーパー角と定義される。

[0013]

【発明が解決しようとする課題】しかしながら、素子分

離領域とウエル分離領域のトレンチ開口幅の値では、ウ エル分離領域の方が3~4倍ほど大きく、前述したよう な条件で素子分離領域とウエル分離領域とを同時に形成 すると、素子分離領域のトレンチ内にシリコン酸化等の 絶縁性物質を良好に埋め込むことができなくなる。具体 的には、ウエル分離領域で、そのトレンチ側壁のテーパ 一角を90度に近づけて電流に対する耐圧性を良くしよ うとすると、逆に、素子分離領域のトレンチのテーパー 角が90度を超えた逆テーパー角となって内部への埋め 込み精度が低下し、ボイドが生じる。これは、素子分離 10 領域におけるシリコンの被エッチング面積が、ウエル分 離領域のそれよりも小さく、エッチング時に生じる反応 生成物の生成が少ないためである。実際に、前述した従 来のSTI法によれば、素子分離トレンチ507のテー パー角を90度に近づけると、シリコン酸化膜705 (例:TEOSを使用)を埋め込む際に内部にボイド8 05が生じる。そして、図6(e)に示すように、ST Iの形成された段階で、トレンチ507に埋め込まれた シリコン酸化膜705の表面付近にティボット901と

【0014】このティボット901がそのままトレンチ507内に残存すると、その後のゲート配線を形成する工程や導電性物質を扱う工程において、ポリシリコンやその他の導電性物質がなかに入り込み、ゲート配線と他の領域に形成される配線または導電物質とが電気的にショートするなどの問題が生じる。

呼ばれる小さな溝が生じる。

【0015】このように、素子分離領域またはウエル分離領域の耐圧性の維持や、トレンチ内の絶縁性物質の埋め込み精度は、半導体装置の信頼性の観点から各々欠くことのできない重要な問題点であるにも関わらず、従来30のSTI法では、これらの全ての精度を満足させることが非常に困難になってきている。

【0016】従って、本発明の目的は、上記のSTI法における問題を解決し、信頼性の高い半導体装置及びその半導体装置の製造方法を提供するものである。

[0017]

【課題を解決するための手段】この発明による半導体装置の製造方法は、半導体基板上にマスクパターンを形成する工程と、前記マスクパターンを用いて前記半導体基板をエッチングし、前記半導体基板に、第1の深さに達40しかつ第1の底面幅を有する順テーパー状の第1のトレンチを形成する工程と、前記順テーパー状の第1のトレンチが形成された前記半導体基板をエッチングし、前記半導体基板の前記第1の深さから第2の深さに達し、前記第1の底面幅以上の大きさの第2の底面幅を有する第2のトレンチを形成する工程と、前記順テーパー状の第1のトレンチ及び第2のトレンチの内部に絶縁性物質を埋め込み、絶縁分離領域を形成する工程とを有することを特徴としている。

【0018】また、この発明による半導体装置は、半導 50 RIE法でシリコン基板101を所定の深さd1=10

体基板と、この半導体基板内に形成された絶縁分離領域とを有し、この絶縁分離領域は、前記半導体基板内に形成され、第1の深さに達しかつ第1の底面幅を有する順テーパー状の第1のトレンチと、前記第1の深さから第2の深さに形成され、前記第1の底面の幅以上の大きさの第2の底面幅を有し、前記順テーパー状の第1のトレンチに接続する第2のトレンチと、前記順テーパー状の第1のトレンチ及び前記第2のトレンチの内部に埋め込まれた絶縁性物質とを有することを特徴としている。

10 【0019】つまり、これらの発明では、ウエル内の素子分離領域またはウエル間のウエル分離領域のトレンチの形状を工夫し、半導体基板表面に近い位置には順テーパー状の第1のトレンチを、それに接続する第2のトレンチは底面部の幅が順テーパー状の第1のトレンチの底面幅以上になるように形成している。従って、これらの発明を用いれば、ウエル内の素子分離領域またはウエル間のウエル分離領域の電流に対する耐圧性及びトレンチ内への絶縁性物質の埋め込み精度を高め、STI法における問題を解決し、信頼性の高い半導体装置及びその半導体装置の製造方法を提供できる。

[0020]

【発明の実施の形態】以下、図1~5を参照しながら、本発明の第1~4の実施の形態について説明する。

【0021】 (第1の実施の形態) 本実施の形態は、S TI法を用いてウエル内に素子分離領域を形成する工程 に関するものであり、図1 (a) ~ (f) を用いて説明を 行う。一例として、本実施の形態では、ウエル内素子分 離領域のアスペクト比を3~4の範囲となるように形成 する。図1 (a) ~ (f) は、ウエル内素子分離トレンチ の長さ方向に垂直な方向の断面図を表すものであるまず シリコン基板101上に、熱酸化法によって膜厚約6n mのシリコン酸化膜201を形成する。続いて、CVD 法を用いて膜厚約100nmのシリコン窒化膜301と 膜厚約100nmのシリコン酸化膜401を順次積層 し、このシリコン酸化膜401上にフォトレジスト膜を 塗布し、フォトリソグラフィー技術を用いてフォトレジ スト膜のパターンを形成する。その後、このフォトレジ スト膜のパターンをマスクとして用いて、反応性イオン エッチング法(以下RIE法とする)でシリコン酸化膜 401、シリコン窒化膜301、及びシリコン酸化膜2 01をシリコン基板101が露出するまで順次エッチン グし、図1(a)に示すように、シリコン基板101上 に積層のパターンを形成する。この積層のパターンは、 素子分離トレンチ501を形成するためのマスクとして 用いられ、シリコン基板101の表面と同位置にある開 口幅A1(図1(b)に図示)が約0.15μmとなる ように所定の開口幅で形成される。

【0022】次に、図1(b)に示すように、積層のパターンのうちシリコン酸化膜 401をマスクとして、RIF法でシリコン基板101を所定の深さは1=10

0 n m までエッチングする。ここでは、エッチングガス として、HBr、Cl2及びO2を含む塩素系の混合ガス を用いており、各ガスの流量は、HBrを約150ml/ min、Cl2を約150ml/min、O2を約20ml/minと する。また、圧力を約2. 7 P a 、基板温度を60℃、 RIE装置のRF (=高周波) 出力を約500Wとす る。この混合ガスは、被エッチング材であるシリコン基 板101と反応しながら、蒸気圧の低い酸化物系の反応 生成物であるSiBrxClyOzを生成させる。本実 施の形態においては、前述の条件でシリコン基板101 をエッチングすると、シリコン基板101の表面から深 さ d 1 = 100 n m付近の位置まで反応生成物からなる 堆積物601を素子分離トレンチ501の側壁面上に残 存させることになる。この堆積物601が素子分離トレ ンチ501の側壁面上に付着した状態でシリコン基板1 01のエッチングが行われると、図1(b)に示すよう に、素子分離トレンチ501の断面形状において順テー パー状(図1(b)に示す角度aが90度より小さい) に形成することができる。

【0023】ここで、順テーパー状の素子分離トレンチ 20 501において、開口幅A1は0.15 μ m程度に、深 さd1の位置における第1の底面幅A2の値は0.13 μ m程度に形成される。

【0024】尚、素子分離トレンチ501全体の深さ(=図1(c)の d2の位置)に応じて順テーパー領域のテーパー角及び深さを調整するためには、テーパー角は O_2 の流量を変化させて反応生成物の生成量を制御すればよく、深さは、それに基づいて所定の時間ドライエッチングを行うことによって調整することができる。本実施の形態では、 O_2 の流量を $0\sim20$ ml/minの範囲内 30とすれば、順テーパー領域を深さ0nm ~100 nm (= d1000mm の範囲で形成することができる。

【0025】次に、前述した条件でエッチングを継続し、深さd1=100nmの位置から深さ方向のみならず横方向にもシリコン基板101を等方的にエッチングする。深さd1の位置までは、添加された02成分が中心となってシリコン基板101と反応し続けて反応生成物を素子分離トレンチ501の側壁面上に堆積させるが、深さ方向にエッチングが進むと堆積物の付着量が少なくなるので、C12によってシリコン基板101が等方的にドライエッチングすることが可能となる。

【0026】ここでは、素子分離トレンチ501の深さ d 1以降の領域を所定の時間エッチングしてオーバーハング状に形成し、図1(c)に示すように、シリコン基 板 101の表面から深さ d $2=350\sim400$ n mに達する素子分離トレンチ501を形成する。ここで、オーバーハング状の素子分離トレンチ501において、深さ d 2に位置する第2の底面幅A3の値は0.15 μ m程 度となる。

【0027】このようにして、シリコン基板101の表 50

【0028】以上を踏まえて、素子分離領域の電流に対 する耐圧性を示す"分離距離"の値を考えてみる。従来 の技術では、素子分離トレンチにおいて(基板の表面と 同位置の)最上部の開口幅と深さの値はデバイス設計上 ほぼ固定され、絶縁膜の埋め込み精度を考慮して順テー 10 パー状に形成するとその底面幅は自ずと小さくなる。し かしながら、本実施の形態のような形状の素子分離トレ ンチを用いれば、第2の底面幅A3の値を大きくするこ とができ、分離距離の値も大きくなることがわかる。 【0029】次に、ウエットエッチングにより、シリコ ン酸化膜401と堆積物601を除去して、熱酸化法に よって素子分離トレンチ501の側壁の表面を50nm 程度に薄く酸化する。その後、この熱酸化膜を介して図 1(d)に示すようにシリコン酸化膜701を埋め込む。 ここでは、熱酸化膜を形成しながら、RIE法やウエッ トエッチングで削られた素子分離トレンチ501内のシ リコン表面の結晶状態を熱アニールで整え、シリコン酸 化膜701との整合性が良好となった状態で、精度よく 素子分離トレンチ501内にシリコン酸化膜701を埋 め込むことができる。シリコン酸化膜701には、TE OS膜やHDP(High-Density-Plasma=高密度プラズ マ)膜、または有機シリコン酸化膜等の材料を用いて塗 布形成されるSOG (Spin-On-Glass) 膜等が使用され る。TEOS膜やHDP (High-Density-Plasma=高密度 プラズマ)膜を使用すると、SOG膜と比較して誘電率 が高く、他の領域との導通を防止することができるが、 多少埋め込み性が劣るので、図1(d)に示すようにト レンチ内部にボイド801が残存する可能性がある。し かしながら、本実施の形態では、従来技術と比較して素 子分離トレンチの第2の底面幅A3を1.3~1.5倍 ほど大きく形成できるので、電流に対する素子分離領域 の耐圧性を十分確保することが可能となる。また、実際 に出来うるボイドの大きさも半導体デバイスの特性に影 響を与えるほどのものではないので、TEOS膜やHD P膜等は、素子分離トレンチ501を埋め込む絶縁膜と して用いることができる。一方、SOG膜を使用する と、素子分離トレンチ501内にボイドを生ずることな く埋め込むことができるが、誘電率が低いので、素子分 離トレンチ501の第2の底面幅A3をTEOS膜やH DP膜を使用した場合よりも所定の比率で大きくする必

【0030】次に、図1(e)に示すように、シリコン窒化膜301上に形成されたシリコン酸化膜701をウェットエッチング及びCMP法で、シリコン基板101の表面とほぼ同位置まで除去する。

要がある。

【0031】次に、シリコン窒化膜301、シリコン酸

化膜201を所定のエッチング溶液を用いたウエットエッチング法で順次除去して平坦化し、図1(f)に示すように、STI法を用いた素子分離領域を形成する。

【0032】ここで図示はしないが、ソース、ドレイン 及びゲート電極等からなる半導体素子は、この素子分離 領域によって囲まれた領域内に通常の工程で形成され る。

【0033】本実施の形態では、基板表面付近の深さは1までのトレンチを順テーパー状に形成しており、ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことがで2る。これより、CMP等の平坦化工程を経ても、前述したようなゲート配線や他の導電領域と接触する可能性の高い素子分離領域にデバイス特性に影響を与えるほどのティボットを発生させることはない。また、深さは1からは2までのトレンチをオーバーハング状に形成しているので、ウエル内素子分離領域の電流に対する耐圧性を高めることができる。具体的には、素子分離トレンチ501において、開口幅A1が第1の底面幅A2に対して1.15倍以上のとき絶縁性物質の埋め込み精度が良く、第2の底面幅A3が第1の底面幅A2の1.15倍20程度であるときには、素子分離領域の電流に対する耐圧性が最も良くなることが分かった。

【0034】尚、現在の半導体装置の素子分離トレンチにおいては、耐圧性を高めるために、トレンチ底面部のテーパー角が85~90度の値になるように形成されるようになってきている。従って、素子分離トレンチの深さd1からd2までの領域を、オーバーハング状にエッチングする場合に加え、エッチング条件を調節して図5に示すように垂直(約90度)状に形成してもよい。

【0035】また、本実施の形態で用いた塩素系のエッチングガスに代えて、HBr、SF。及びO2を主成分の一例とするフッ素系の混合ガスを使用してシリコン基板101のエッチングを行っても、同様に精度良く素子分離領域用のトレンチを形成することができる。

【0036】(第2の実施の形態)本実施の形態は、実施の形態1と同様にSTI法によってウエル内に素子分離領域を形成する工程に関するものであり、図2(a)~(f)を用いて説明を行う。本実施の形態では、一例として実施の形態1と同様に、ウエル内素子分離領域のアスペクト比を3~4の範囲となるように形成する。但し、素子分離領域のトレンチを第1の実施の形態とは異なるエッチングガスを用いて形成する。

【0037】尚、図2(a)~(f)は、ウエル内素子分離トレンチの長さ方向に垂直な方向の断面図を表すものであるまず、シリコン基板102上に、熱酸化法によって膜厚約6nmのシリコン酸化膜202を形成する。続いて、CVD法を用いて膜厚約100nmのシリコン酸化膜302と膜厚約100nmのシリコン酸化膜402を順次積層し、このシリコン酸化膜402上にフォトレジスト膜を涂布し、フォトリソグラフィー技術を用いて

フォトレジスト膜のパターンを形成する。その後、このフォトレジスト膜のパターンをマスクとして、反応性イオンエッチング法(以下RIE法とする)でシリコン酸化膜 402、シリコン窒化膜 302、及びシリコン酸化膜 202をシリコン基板 102が露出するまで順次エッチングし、図 2(a)に示すようにシリコン基板 102上に積層のパターンを形成する。この積層のパターンは、素子分離トレンチ 502を形成するためのマスクとして用いられ、シリコン基板 102の表面と同位置にある開口幅 2020、に図示)が約 2020、15 2020 加 2020 に図示)が約 2020 に図示の開口幅で形成される。

【0038】次に、図2(b)に示すように、積層のパ ターンのシリコン酸化膜402をマスクとして、RIE 法でシリコン基板102を所定の深さd3=100nm までエッチングする。ここでは、第1のエッチングガス として、 Cl_2 、 O_2 及び N_2 を含む塩素系の混合ガスを 用いており、各ガスの流量は、CI2を約130ml/mi n、O2を約5ml/min、N2を約10ml/minとする。ま た、圧力を約5.3Pa、基板温度を50℃、RIE装 置のRF(=高周波)出力を約500Wに設定する。こ の混合ガスは、被エッチング材であるシリコン基板 10 2と反応しながら、蒸気圧の低い窒化物系の反応生成物 であるSiClxOyNzを生成させる。本実施の形態 においては、前述の条件でシリコン基板102をエッチ ングすると、窒化物系の反応生成物が生成され、図2 (b) に示すように、シリコン基板 102 の表面から深 さd3=100nm付近まで堆積物602として素子分 離トレンチ502の側壁に残存させることになる。第1 のエッチングガスの成分において、N2 は素子分離トレ 30 ンチ502の側壁面への反応生成物の堆積をさらに促進 させる効果を有する。また、前述した反応生成物SiC 1 x O y N z は窒化物であるため、被エッチング材であ るシリコン基板102とのエッチングの選択比が十分に 確保でき、素子分離トレンチを形成するうえでエッチン グ精度を高めることができる。

【0039】尚、素子分離トレンチ502全体の深さ(図2(c)のd4の位置)に応じて順テーパー領域のテーパー角及び深さを調整するためには、テーパー角は O_2 または N_2 の流量を変化させて反応生成物の生成量を制御すればよく、深さは、それに基づいて所定の時間ドライエッチングを行うことによって調整することができる。本実施の形態では、 O_2 の流量を $0\sim20$ ml/min に、また N_2 の流量を $5\sim20$ ml/minの範囲に各々設定すれば、深さ0 n m ~100 n m (= d3の位置)まで順テーパー領域を形成することができるが、一例として、O2の流量を約5 ml/min、また、 N_2 の流量を約10 ml/minとする。

化膜302と膜厚約100nmのシリコン酸化膜402 【0040】これより、堆積物602は安定した状態でを順次積層し、このシリコン酸化膜402上にフォトレ 側壁面上に形成され、素子分離トレンチ502のエッチジスト膜を塗布し、フォトリソグラフィー技術を用いて 50 ング精度を高めることができる。この堆積物602が素

子分離トレンチ502の側壁面に付着した状態でシリコン基板102のエッチングが行われると、図2(b)に示すように、素子分離トレンチ502を断面形状において順テーパー状(図2(b)に示す角度bが90度より小さい)に形成することができる。ここで、順テーパー状の素子分離トレンチ502において、深さd3に位置する第1の底面幅A5の値は0.13 μ m程度となる。

【0041】次に、エッチングの条件を変えて、引き続きシリコン基板102のエッチングを行う。ここでは、第2のエッチングガスとして $C1_2$ 、 O_2 を含む混合ガス 10を用いる。この第2のエッチングガスは、 N_2 を含まないので、シリコン基板102をエッチングする際に発生する反応生成物が、素子分離トレンチ502の側壁面上に堆積することを抑制する。これより、深さd3以降では第2のエッチンガスのうち $C1_2$ がシリコン基板102を等方的にドライエッチングする。従って、図2

(c) に示すように 深さd3からd4(深さd4の位置は350~400nm)までの間で、シリコン基板102のエッチングを深さ方向のみならず横方向にも等方的に行え、精度良くオーバーハング状に形成することが20できる。その後、エッチングを所定の時間行い、シリコン基板102の表面から深さd4まで達する素子分離トレンチ502を形成する。このようにして、シリコン基板102の表面から深さd3=100nmの位置までの素子分離トレンチ502の形状は順テーパー状に、深さd3の位置から深さd4=350~400nmの位置までは横方向に広がりを有するオーバーハング状に形成される。オーバーハング状の素子分離トレンチ502において、深さd4に位置する第2の底面幅A6の値は0.15μm程度となる。30

【0042】ここで、第1の実施の形態と同様の理由から、素子分離の電流に対する耐圧性を示す"分離距離"の値を、従来よりも大きくすることができる。

【0043】次に、ウエットエッチングでシリコン酸化 膜402と堆積物602を除去し、熱酸化法によって素 子分離トレンチ502の側壁の表面を50nm程度に薄 く酸化してから、図2(d)に示すように、この熱酸化 膜を介してシリコン酸化膜702を埋め込む。ここで は、第1の実施の形態と同様に、素子分離トレンチ50 2内のシリコン表面の結晶状態を熱アニールで整えてい 40 るので、絶縁性物質を精度よくその内部に埋め込むこと ができる。また、第1の実施の形態と同様に、シリコン 酸化膜702には、TEOS膜やHDP (High-Densit y-Plasma=高密度プラズマ)膜、SOG (Spin-On-G1 ass) 膜(例:有機シリコン酸化膜) 等が使用される。 TEOS膜やHDP (High-Density-Plasma=高密度プ ラズマ)膜はSOG膜よりも誘電率が高く、他の領域と の導通を防止することができるが、多少埋め込み性が劣 るので、トレンチ内部にボイド802が残存する可能性 がある。しかしながら、素子分離トレンチ502の第2

の底面幅A6を、従来と比較して1.3~1.5倍ほど大きく形成できるので、電流に対する素子分離領域の耐圧性を十分確保することが可能となる。一方、SOG膜を使用すると、素子分離トレンチ内にボイドを生ずることなくを埋め込むことができるが、誘電率が低いので、トレンチの底面幅の値をTEOS膜やHDP膜を使用した場合よりも所定の比率で大きくする必要がある。

【0044】次に、図2(e)に示すように、シリコン 窒化膜302上に形成されたシリコン酸化膜702をウ エットエッチング及びCMP法で、シリコン基板201 の表面とほぼ同位置まで除去する。

【0045】次に、図2(f)に示すように、シリコン 窒化膜302、シリコン酸化膜202を通常のウエット エッチング法で順次除去して表面を平坦化し、STI法 を用いた素子分離領域を形成する。

【0046】ここで図示はしないが、ソース、ドレイン 及びゲート電極等からなる半導体素子は、この素子分離 領域によって囲まれた領域内に通常の工程で形成される。

【0047】本実施の形態では、第1の実施の形態と同様の理由で、基板表面付近の深さd3までのトレンチを順テーパー状に形成しており、ボイド等の欠陥を生ずることなく絶縁膜を埋め込むことができる。これより、前述したようなCMP等の平坦化工程を経ても、ゲート配線等と接触する可能性の高い領域にデバイス特性に影響を与えるほどのティボットを発生させることはない。さらに、素子分離トレンチ502において、開口幅A4が第1の底面幅A5に対して1.15倍以上であるとき絶縁性物質の埋め込み精度が良くなり、第2の底面幅A6が第1の底面幅A5の1.15倍程度であるとき、電流に対する素子分離領域の耐圧性が最も良くなることが分かった。

【0048】また、本実施の形態では、窒素を含む第1のエッチングガスを用いており、前述した理由から順テーパー状の領域のエッチング精度をさらに高めることができる。従って、精度良く形成されたこの順テーパー状の領域をマスクにして、窒素を含まない第2のエッチンガスでオーバーハング状の領域を精度良く形成することが可能となる。

【0049】尚、本実施の形態では、第1の実施の形態と同様に、素子分離トレンチのd3からd4までの領域をオーバーハング状に形成する場合に加え、エッチング条件を調節して図5に示すように垂直状に形成してもよい。

【0050】また、第1の実施の形態と同様に、本実施の形態で用いた塩素系のエッチングガスに代えて、HBr、SF。及びO2を主成分の一例とするフッ素系の混合ガスを使用してシリコン基板102のエッチングを行っても、同様に精度良く素子分離領域用のトレンチを形成することができる。

【0051】(第3の実施の形態)本実施の形態を、C MOS型半導体装置の製造方法を例にとって説明を行 う。ここでは、ウエル内に形成される素子分離トレンチ とウエル間に形成されるウエル分離トレンチの形成方法 を例にとり、図3 (a) \sim (f) を用いて説明を行う。 【0052】尚、図3(a)~(f)は、ウエル内の素子 分離トレンチ及びウエル間に形成されるウエル分離トレ ンチの長さ方向に垂直な方向の断面図を表すものであ

【0053】本実施の形態では、ウエル内に形成される 素子分離領域用のトレンチとウエル間を分離するウエル 分離領域用のトレンチを、同時にシリコン基板内に形成 する。

【0054】まず、シリコン基板103上に、熱酸化法 によって膜厚約6 n mのシリコン酸化膜203を形成す る。続いて、CVD法を用いて膜厚約100nmのシリ コン窒化膜303と膜厚約100mmのシリコン酸化膜 403を順次積層し、さらに、このシリコン酸化膜40 3上にフォトレジスト膜を塗布する。その後、リソグラ フィー技術を用いてフォトレジスト膜のパターンを形成 20 し、このパターンをマスクにして、RIE法でシリコン 酸化膜403、シリコン窒化膜303及びシリコン酸化 膜203をシリコン基板103が露出するまで順次エッ チングする。このようにして、図3(a)に示すように シリコン酸化膜203、403及びシリコン窒化膜30 3からなる積層のパターンを形成する。

【0055】次に、この積層のパターンのうちシリコン 酸化膜403をマスクとして、素子分離トレンチ503 とウエル分離トレンチ504をシリコン基板103内に 同時に形成する。ここで、図3(b)に示すように、シリ コン酸化膜203、403及び窒化シリコン膜303か らなる積層のパターンは、シリコン基板103の表面と 同位置で素子分離領域の開口幅A7が0.15μmに、 同じくウエル分離領域の開口幅A10が0. 4~0.6 µ mに形成されるように、各々所定の開口幅で形成され る。その後、この積層のパターンのうちシリコン酸化膜 403をマスクとして用いて、RIE法でシリコン基板 103を所定の深さd5=100nmまでエッチングす る。ここでは、エッチングガスとして、HBr、Cl2 及びO₂を含む塩素系の混合ガスを用いており、HB r、Cl₂及びO₂の各ガスの流量は、HBrを約150 ml/min、Cl2を約150ml/min、O2を約20ml/mi nとする。また、圧力を約2.7Pa、基板温度を60 ℃、RIE装置のRF(高周波)出力を約500Wとす る。この混合ガスは、被エッチング材であるシリコン基 板103と反応しながら、蒸気圧の低い酸化物系の反応 生成物であるSiBrxClyOzを生成させる。本実 施の形態では、前述した条件でシリコン基板103をエ ッチングすると、シリコン基板103の表面から深さd 5 = 100nm付近まで、素子分離トレンチ503及び 50 その値は0.15μm程度となる。

ウエル分離トレンチ504の側壁上に反応生成物からな る堆積物603を残存させることになり、これが深さd 5の位置までの順テーパー領域の形成に寄与する。ま た、ウエル内に形成される素子分離トレンチ503とウ エル間を分離するウエル分離トレンチ504は、ほぼ同 じ深さd5=100nmまで形成する。ここで、順テー パー状の素子分離トレンチ503において、深さd5の 位置にある底面の幅を第1の底面幅A8とし、その値を $0.13 \mu m$ とする。また、同じ深さd5の位置にあ る、順テーパー状のウエル分離トレンチ504の底面の 幅を第1の底面幅A11とする。

【0056】尚、各々のトレンチの全体の深さ(=図3 (c)のd6の位置)に応じて順テーパー領域のテーパ 一角と深さを調整するためには、第1の実施の形態と同 様に、テーパー角はO2の流量を変化させて反応生成物 の生成量を制御すればよく、深さは、それに基づいて所 定の時間ドライエッチングを行うことによって調整する ことができる。本実施の形態では、O2の流量を0~2 Oml/minとすれば、順テーパー領域を深さ0nm~1 00nm (= d5の位置) の範囲で形成することができ

【0057】この堆積物603が各トレンチの側壁部に 付着した状態でシリコン基板103のエッチングが行わ れると、各トレンチの断面形状において、素子分離トレ ンチ503とウエル分離トレンチ504を順テーパー状 に形成することができる。

【0058】ウエル間を分離するウエル分離トレンチ5 04の開口幅A10は、ウエル内の素子分離トレンチ50 3の開口幅A7より3~4倍ほど大きい。従って、被エ ッチング面積とエッチング時に発生する反応生成物の生 成量(堆積物603の付着量と比例関係にある)の関係 から、ウエル分離トレンチ504での反応生成物の量は 素子分離トレンチ503でのそれよりも多く、順テーパ 一角が小さくなる。

【0059】次に、前述した条件でエッチングを継続す ると、シリコン基板103を深さ方向のみならず横方向 にも等方的にエッチングすることができ、図3(c)に 示すように、各トレンチを深さd5から深さd6 (=3 50~400nm) までの領域において同時にオーバー 40 ハング状に形成することができる。従って、素子分離ト レンチ503とウエル分離トレンチ504の形状におい て、シリコン基板103の表面から深さd5の位置まで は順テーパー状に、深さd5の位置から深さd6の位置ま では横方向に広がりを有するオーバーハング状に形成さ れる。ここで、オーバーハング状の素子分離トレンチ5 03において、深さd6の位置にある第2の底面幅をA 9とし、その値は 0.15μ m程度となる。また、オー バーハング状のウエル分離トレンチ504において、ほ ぼ同じ深さd6の位置にある第2の底面幅をA12とし、

【0060】次に、ウエットエッチング法でシリコン酸 化膜403と堆積物603を除去し、熱酸化法で素子分 離トレンチ503とウエル分離トレンチ504の側壁の 表面を薄く50nm程度酸化する。その後、図3(d) に示すように、素子分離トレンチ503とウエル分離ト レンチ504の内部にシリコン酸化膜703を埋め込 む。

【0061】次に、シリコン窒化膜303上に形成され たシリコン酸化膜703をウエットエッチング及びCM P法でシリコン基板103の表面付近まで除去する。そ の後、シリコン窒化膜303、シリコン酸化膜203を 通常のウエットエッチング法で順次除去し、シリコン基 板103の表面を平坦化する。このようにして、STI 法を用いた素子分離領域及びウエル分離領域が形成され る。ここで、シリコン酸化膜703は、第1及び第2の 実施の形態と同様に、TEOS膜やHDP (High-Dens ity-Plasma=高密度プラズマ)膜、SOG(Spin-On-Glass) 膜(例:有機シリコン酸化膜) 等が使用され る。TEOS膜やHDP (High-Density-Plasma=高密 度プラズマ)膜を使用すると、SOG膜よりも誘電率が 高く、他の領域との導通を防止することができるが、多 少埋め込み性が劣り、各トレンチ内部にボイド803が 残存する可能性がある。しかしながら、従来と比較し て、素子分離トレンチ503の第2の底面幅A9を1. 3~1. 5倍ほど大きく形成できるので、電流に対する 素子分離領域の耐圧性を十分確保することができる。ま た、ウエル分離トレンチ504においても、従来と比較 して第2の底面幅A12を1.2倍ほど大きく形成できる ので、電流に対するウエル分離領域の耐圧性を十分確保 できる。一方、SOG膜を使用すると、各トレンチ内に 30 ボイドを生ずることなくを埋め込むことができるが、誘 電率が低いので第2の底面幅A9、A12の値をTEOS 膜やHDP膜を使用した場合よりも所定の比率で大きく する必要がある。

【0062】前述した従来の方法によれば、ウエル分離 トレンチのテーパー角を90度に近づけると、絶縁膜を 埋め込む際にウエル内の素子分離トレンチの内部にボイ ドが生じ、その後のCMP工程等を経て、半導体デバイ スの素子分離領内にティボットと呼ばれる小さな溝が生 じる。本実施の形態では、素子分離トレンチ503及び 40 ウエル分離トレンチ504の順テーパー領域にボイド等 の欠陥を生ずることなく絶縁膜を埋め込むことができる ので、素子分離領域及びウエル分離領域にデバイス特性 に影響を与えるほどのティボットを発生させることはな

【0063】尚、ここで図示はしないが、ソース、ドレ イン及びゲート電極等からなる半導体素子は、この素子 分離領域によって囲まれた領域内に通常の工程で形成さ れる。

【0064】次に、マスクに用いるフォトレジスト膜1 50 チの長さ方向に垂直な方向の断面図を表す。

10をシリコン基板103上に塗布形成する。露出した シリコン基板103にイオン注入法でN型の不純物As (砒素) またはP(リン)を導入して、図3(e)に示 すように、所定の領域にN型のウエル領域111を形成 する。その後、このN型のウエル領域111の全面を覆 うようにフォトレジスト膜を塗布形成し、同様に、この フォトレジスト膜をマスクにして、露出したシリコン基 板103にイオン注入法でP型の不純物B(ホウ素)を 導入する。その後、熱処理を行い、N型のウエル領域1 11及びP型のウエル領域112の不純物をシリコン基 板103内の所定の位置まで拡散させる。このようにし て、図3(f)に示すN型のウエル領域111とP型の ウエル領域112を形成する。尚、N型とP型のウエル 領域を形成する順番は、特に規定する必要はない。

【0065】本実施の形態で説明したSTI法を用いれ ば、ウエル内の素子分離領域とCMOS半導体装置に必 要なウエル間分離領域を同時に形成し、各絶縁分離領域 の電流に対する耐圧性、トレンチ内の絶縁性物質の埋め 込み精度を同時に満足させることができる。具体的に は、素子分離トレンチ503において、開口幅A7が第 1の底面幅A8に対して1.15倍以上のとき絶縁性物 質の埋め込み精度が良く、第2の底面幅A9が第1の底 面幅A8の1. 15倍であるとき、素子分離領域の電流 に対する耐圧性が最も良くなることが分かった。また、 このように素子分離トレンチが形成された場合、同時に 形成されるウエル分離トレンチ504においても、絶縁 性物質の埋め込み精度及びウエル分離領域の電流に対す る耐圧性が良くなる。

【0066】尚、実施の形態1及び2と同様の理由か ら、各トレンチをオーバーハング状にエッチングする場 合に加え、エッチング条件を調節して d 5 から d 6 まで の領域を、図5に示すように垂直状に形成してもよい。 【0067】また、本実施の形態に用いた塩素系のエッ チングガスに代えて、HBr、SF6及びO2を主成分の 一例とするフッ素系の混合ガスを使用してシリコン基板 103のエッチングを行っても、同様に精度良く素子分 離領域用のトレンチ及びウエル分離領域用のトレンチを 形成することができる。

【0068】 (第4の実施の形態) 本実施の形態は、第 3の実施の形態と同様に、CMOS型半導体装置の製造 方法に関するものである。ここでは、ウエル内に形成さ れる素子分離領域とウエル間に形成されるウエル分離領 域の形成方法を例にとり、これらを同時にシリコン基板 内に形成する場合を図4(a)~(f)を用いて説明す る。但し、ウエル内に形成される素子分離領域及びウエ ル間に形成されるウエル分離領域のトレンチを第3の実 施の形態とは異なるエッチングガスを用いて形成する。 【0069】尚、図4(a)~(f)は、ウエル内素子分 離トレンチ及びウエル間に形成されるウエル分離トレン

る。

【0070】まず、シリコン基板104上に、熱酸化法によって膜厚約6nmのシリコン酸化膜204を形成する。続いて、CVD法を用いて膜厚約100nmのシリコン窒化膜304と膜厚約100nmのシリコン酸化膜404を順次積層し、このシリコン酸化膜404上にフォトレジスト膜を塗布する。その後、フォトリソグラフィー技術を用いてフォトレジスト膜のパターンを形成し、このフォトレジスト膜のパターンをでして、RIE法でシリコン酸化膜404,シリコン窒化膜304及びシリコン酸化膜204をシリコン基板104が露出するまで順次エッチングする。このようにして、図4(a)に示すようにシリコン酸化膜203、403及びシリコン窒化膜303からなる積層のパターンを形成する。

【0071】次に、積層のパターンのうちシリコン酸化 膜404をマスクとして、素子分離トレンチとウエル分 離トレンチをシリコン基板104内に同時に形成する。 ここで、図4(b)に示すように、シリコン酸化膜40 4のパターンの開口幅は、基板表面と同位置で素子分離 用領域の開口幅A13が0. 15μmに、同じくウエル分 20 離用領域の開口幅Α16が0. 4~0. 6 μ mに形成され るように、各々所定の大きさに形成される。そして、シ リコン酸化膜404をマスクとして、RIE法でシリコ ン基板104を所定の深さd7=100nmまでエッチ ングする。ここでは、第1のエッチングガスとして、C 12、O2及びN2を含む塩素系の混合ガスを用いてお り、各ガスの流量は、C 12を約130ml/min、O2を 約5 ml/min、N2を約10ml/minとする。また、圧 力を約5.3Pa、基板温度を60℃、RIE装置のR F(高周波)出力を約500Wとする。この混合ガス は、被エッチング材であるシリコン基板104と反応し ながら、蒸気圧の低い窒化物系の反応生成物であるSi ClxOyNzを生成させる。本実施の形態では、前述 した条件でシリコン基板104をエッチングすると、シ リコン基板104の表面から深さd7=100nm付近 まで各トレンチの側壁面上に反応生成物からなる堆積物 604を付着させることになる。この堆積物604が素 子分離トレンチ505とウエル分離トレンチ506の側 壁部に付着した状態でシリコン基板104のエッチング が行われると、図4(b)に示すように、断面形状におい 40 て、各トレンチを順テーパー状に形成することができ る。そして、この条件において、ウエル内に形成される 素子分離トレンチ505とウエル間を分離するウエル分 離トレンチ506は、ほぼ同じ深さd7=100 nm まで形成される。

【0072】ここで、順テーパー状の素子分離トレンチ505において、深さd7の位置にある底面の幅を第1の底面幅A14とし、その値を0.13 μ mとする。また、同じ深さd7の位置にある、順テーパー状のウエル分離トレンチ504の底面幅を第1の底面幅A17とす

【0073】尚、各々のトレンチの全体の深さ(=図4(c)のd8の位置)に応じて順テーパー領域のテーパー角と深さを調整するためには、第2の実施の形態と同様に、テーパー角は O_2 または N_2 の流量を変化させて反応生成物の生成量を制御すればよく、深さは、それに基づいて所定の時間ドライエッチングを行うことによって調整することができる。本実施の形態では、 O_2 の流量を $0\sim20$ ml/minに、また N_2 の流量を $5\sim20$ ml/minの範囲に各々設定すれば、深さ0 n m ~100 n m(= d7の位置)まで順テーパー領域を形成することができる。

【0074】次に、エッチングの条件を変えて、引き続 きシリコン基板104のエッチングを行う。ここでは、 第2のエッチングガスとしてClュ、Oュを含む混合ガス を用いる。この第2のエッチングガスは、N2を成分に 含まないので、シリコン基板104をエッチングする際 に発生する反応生成物が各トレンチの側壁面上に堆積す ることを抑制する。これより、シリコン基板104を深 さ方向のみならず横方向にも等方的にエッチングするこ とができ、図4(c)に示すように、各トレンチを深さ d7=100nm以降の領域において、同時にオーバー ハング状に形成することができる。従って、素子分離ト レンチ505とウエル分離トレンチ506の形状におい て、シリコン基板 104の表面から深さd7=100 nmの位置までは順テーパー状に、深さd7の位置から 深さd8 (=350~400nm) の位置までは横方向 に広がりを有するオーバーハング状に形成される。

【0075】ここで、オーバーハング状の素子分離トレンチ505において、深さd8の位置にある底面の幅を第2の底面幅A15とし、その値は0.15 μ m程度となる。また、オーバーハング状のウエル分離トレンチ506において、同じ深さd8の位置にある底面の幅を第2の底面幅A18とし、その値は0.15 μ m程度となる。

【0076】次に、ウエットエッチング法でシリコン酸化膜404と堆積物604を除去し、熱酸化法で素子分離トレンチ505とウエル分離トレンチ506の側壁の表面に薄く50nm程度の酸化膜を形成する。その後、図4(d)に示すように、素子分離トレンチ505とウエル分離トレンチ506の内部を埋め込むようにシリコン酸化膜704を形成する。

【0077】次に、シリコン窒化膜304上に形成されたシリコン酸化膜704を、ウエットエッチング及びCMP法でシリコン基板104の表面と同位置まで除去する。さらに、シリコン窒化膜304、シリコン酸化膜204を通常のウエットエッチング法で順次除去し、表面を平坦化する。このようにして、STI法を用いたウエル内の素子分離領域及びウエル間を分離するウエル分離領域が形成される。

20

【0078】ここで、シリコン酸化膜704は、第1万 至第3の実施の形態と同様に、TEOS膜やHDP (Hi gh—Density—Plasma=高密度プラズマ)膜、SOG(Sp in-On-Glass) 膜(例:有機シリコン酸化膜) 等が使 用される。TEOS膜やHDP (High-Density-Plasm a=高密度プラズマ)膜を使用すると、SOG膜よりも誘 電率が高く、他の領域との導通を防止することができる が、多少埋め込み性が劣り、各トレンチ内部にボイド8 04が残存する可能性がある。しかしながら、素子分離 トレンチ505の第2の底面幅A15を、従来と比較して 1. 3~1. 5倍ほど大きく形成できるので、電流に対 する素子分離領域の耐圧性を十分確保することができ る。また、ウエル分離トレンチ506においても、従来 と比較して第2の底面幅A18を1.2倍ほど大きく形成 できるので電流に対するウエル分離領域の耐圧性も十分 確保できる。一方、SOG膜を使用すると、各トレンチ 内にボイドを生ずることなくを埋め込むことができる が、誘電率が低いので第2の底面幅A15、A18の値をT EOS膜やHDP膜を使用した場合よりも所定の比率で 大きくする必要がある。

【0079】前述した従来の方法では、ウエル分離トレンチのテーパー角を90度に近づけると絶縁膜を埋め込む際に内部にボイドが生じ、半導体デバイスの素子分離領域にティボットと呼ばれる小さな溝が生じる。しかしながら、本実施の形態では、素子分離トレンチ505及びウエル分離トレンチ506の順テーパー領域にボイド等の欠陥を生ずることなく絶縁膜を埋め込むことができるので、素子分離領域及びウエル分離領域にデバイス特性に影響を与えるほどのティボットを発生させることはない。

【0080】尚、ここで図示はしないが、ソース、ドレイン及びゲート電極等からなる半導体素子は、この素子分離領域によって囲まれた領域内に通常の工程で形成される。

【0081】次に、第3の実施例と同様に、マスク用のフォトレジスト膜113をシリコン基板104上に塗布形成し、露出したシリコン基板104にイオン注入法でN型の不純物As(砒素)またはP(リン)を導入する。このようにして、図4(e)に示すように、所定の領域にN型のウエル領域114を形成する。

【0082】次に、N型のウエル領域114の全面を覆うようにフォトレジスト膜を塗布形成し、このフォトレジスト膜をマスクにして露出したシリコン基板104にイオン注入法でP型の不純物B(ホウ素)を導入する。その後、熱処理を行い、N型のウエル領域114とP型のウエル領域115の不純物をシリコン基板104内の所定の位置まで拡散させる。このようにして、図4

(f)に示すN型のウエル領域114及びP型のウエル領域115を形成する。尚、N型とP型のウエル領域を形成する順番は、特に規定する必要はない。

【0083】尚、本実施の形態では、第1乃至3の実施の形態と同様の理由から、各トレンチをオーバーハング状にエッチングする場合に加え、エッチング条件を調節してd7からd8までの領域を、図5に示すように垂直状に形成してもよい。

【0084】また、本実施の形態では、第2の実施の形態と同様に、窒素を含む第1のエッチングガスでシリコン基板とのエッチング選択比を確保しながら順テーパー領域を形成し、この順テーパー領域をマスクにして、窒素を含まない第2のエッチンガスでオーバーハング領域を精度良く形成している。従って、CMOS型半導体装置においても、第2の実施の形態と同様に、精度良く素子分離トレンチ及びウエル分離トレンチを形成することができる。

【0085】本実施の形態で説明したSTI法を用いれば、ウエル内素子分離とCMOS半導体装置に必要なウエル間の分離領域を同時に形成し、各絶縁分離領域の電流に対する耐圧性、トレンチ内の絶縁性物質の埋め込み精度を満足させることができる。具体的には、素子分離トレンチ505において、開口幅A13が第1の底面幅A14に対して1.15倍程度以上のとき絶縁性物質の埋め込み精度が良く、第2の底面幅A15が第1の底面幅A14の1.15倍程度であるとき、電流に対する素子分離領域の耐圧性が最も良くなることが分かった。また、このように素子分離トレンチが形成された場合、同時に形成されるウエル分離トレンチ506においても、絶縁性物質の埋め込み精度が良く、電流に対するウエル分離領域の耐圧性も良くなることが分かる。

【0086】また、第1乃至第3の実施の形態と同様に、本実施の形態で用いた塩素系のエッチングガスに代えて、HBr、SF。及びO₂を主成分の一例とするフッ素系の混合ガスを使用してシリコン基板102のエッチングを行っても、同様に精度良く素子分離領域用のトレンチ及びウエル分離領域用のトレンチを形成することができる。

[0087]

【発明の効果】本発明によれば、素子分離領域またはウエル間を分離するウエル分離領域を構成するトレンチ内において、ボイド等の欠陥を生ずることなく精度良く絶縁性物質を埋め込むことができ、電流に対する耐圧性も高めることが可能となる。従って、半導体装置の信頼性を向上させることができる。

【図面の簡単な説明】

【図1】図1 (a) ~ (f) は、本発明の第1の実施の 形態を示す工程の断面図

【図2】図2 (a) ~ (f) は、本発明の第2の実施の 形態を示す工程の断面図

【図3】図3 (a) ~ (f) は、本発明の第3の実施の 形態を示す工程の断面図

0 【図4】図4(a)~(f)は、本発明の第4の実施の

形態を示す工程の断面図

【図5】本発明の実施の形態を示す工程の断面図

【図6】図6 (a) ~ (e) は、従来技術を示す工程の 断面図

【図7】従来技術を示す工程の断面図

【符号の説明】

シリコン基板 ・・・101、102、103、10 4,105

シリコン酸化膜・・・201、202、203、20 4,205

401, 402, 403, 404, 405

701, 702, 703, 704, 705

* シリコン窒化膜 ...301, 302, 303, 3

04,305

素子分離トレンチ ・・・501、502、503、5 0 5


ウエル分離トレンチ・・・504、505


堆積物・・・601、602、603、604、605 ボイド・・・801、802、803、804、805 ティボット・・・901


フォトレジスト膜・・・110、113

10 N型のウエル領域・・・111、114

P型のウエル領域・・・112、115







フロントページの続き

(72) 発明者 本城 益司 東京都港区芝浦一丁目1番1号 株式会社 東芝本社事務所内

Fターム(参考) 5F004 AA05 CA02 CA03 CA04 DA00 DA04 DA18 DA25 DA26 DB01 DB03 DB07 EA06 EA07 EA13 EB04 SF032 AA39 AA40 AA44 BA01 BA02 CA03 CA17 CA20 DA02 DA10 DA23 DA24 DA25 DA26 DA78